Eric Bogatin

• 2 Layer Design
• 電源線寬度(20mil/1oz);訊號線寬度(6mil/1oz);13mil drill
• signal/power on Layer 1; GND on Layer2以降低電感性
• 零件/走線要均勻在Layer1;Layer2為GND Plane
• 要留Return Path的空間或加Stitching 電容
• Bypass 電容近Power Pin.

• DC電源應近IC以減少迴路電感影響,Bulk電容可降低瞬間壓降.
• 3個不同值組合電容適用在DIP包裝,IC諧振頻率不大於100Mhz.
• 若走線層鋪銅要沿著鋪銅打VIA至少頭尾要打,不然易引起空腔共振.

• Singal Ended Line @Strip line 結構 FEXT=0
• Rise Time 增加=>NEXT/FEXT會變小

• 10Gb以上的高頻信號
• 短信號線長度
• 寬信號線
• 用低粗造度銅皮,低介質常數,低損耗常數材料

• 同樣100歐姆的差模抗線差在是要減少銅損還要在無製程變異下增加與相鄰訊號的距離減少干擾
• H=3W時Return Path 已集中在Diff中間.

• 高速訊號線盡量走Strip line省遠端串擾.
• 若空間夠5W以上線距是最佳選擇,3W線距會有1%串擾
• River繞線優於Trombon繞線